第一章 单元测试

1、判断题:
Verilog HDL的抽象分层建模方式可划分为系统级和算法级建模方式、寄存器级建模方式、逻辑门级建模方式和晶体管开关级建模方式。 ( )
选项:
A:错
B:对
答案: 【

2、判断题:
Verilog HDL是唯一一种硬件描述语言。( )
选项:
A:错
B:对
答案: 【

3、多选题:
以下哪些属于可编程逻辑器件( )
选项:
A:FPGA
B:CPLD
C:PAL
D:GAL
答案: 【FPGA;
CPLD ;
PAL ;
GAL

4、多选题:
以下哪些是FPGA和CPLD的相似点( )
选项:
A:采用SRAM工艺
B:可采用Verilog HDL 进行电路设计
C:器件密度可达到上千万门
D:可编程逻辑器件
答案: 【可采用Verilog HDL 进行电路设计 ;
可编程逻辑器件

5、多选题:
以下哪些是SOPC的基本特征( )
选项:
A:单芯片
B:至少包含一个嵌入式处理器内核
C:可能包含部分模拟电路
D:低功耗
答案: 【单芯片 ;
至少包含一个嵌入式处理器内核 ;
可能包含部分模拟电路 ;
低功耗

第二章 单元测试

1、单选题:
如果线网类型变量说明后未赋值,起始缺省值是( )
选项:
A:1
B:0
C:x
D:z
答案: 【z

2、单选题:
reg[7:0] mema[255:0]正确的赋值是 ( )
选项:
A:4’bxx11
B:4’bzz11
C:8’d0;
D:mema[5]=3’d0,
答案: 【mema[5]=3’d0,

3、单选题:
“a=4`b11001,b=4’bx110”选择正确的运算结果( )
选项:
A:a&b=0
B:a&&b=1;
C:b&&a=x
D:b&a=x
答案: 【a&&b=1;

4、单选题:
下列标识符中,( )是合法的标识符。
选项:
A:adder8#
B:_date
C:8_sum
D:$finish
答案: 【_date

5、单选题:
下列语句中,不属于并行语句的是( )。
选项:
A:过程语句
B:case语句
C:元件例化语句
D:assign语句
答案: 【case语句

发表评论

电子邮件地址不会被公开。 必填项已用*标注